D 플립플롭(D Flip-Flop)은 디지털 회로에서 가장 기본적이고 널리 사용되는 플립플롭 중 하나로, 데이터 레지스터, 신호 동기화, 상태 저장 등의 용도로 사용됩니다. D는 'Data' 또는 'Delay'를 의미하며, 입력된 데이터를 클록 신호의 상승 또는 하강 에지에서 출력으로 전달하는 방식으로 작동합니다.
기본 동작 원리
- 입력 (D): D 플립플롭의 입력 신호로, 'Data'를 의미합니다. 클록 신호가 작동할 때 D 입력이 출력으로 전달됩니다.
- 출력 (Q): D 입력이 클록에 동기화되어 저장된 값이 Q 출력으로 나타납니다.
- 클록 (Clock): 클록 신호는 D 플립플롭이 동작하는 타이밍을 제어합니다. 클록 신호의 상승 에지(positive edge) 또는 하강 에지(negative edge)에서 입력 D의 값이 출력 Q로 전달됩니다.
- Reset/Set: 일부 D 플립플롭은 비동기적 리셋과 셋 신호를 제공하여 강제로 출력 값을 초기화하거나 설정할 수 있습니다.
동작
- 클록 신호의 상승 또는 하강 에지에서 D 입력 값이 Q 출력에 복사됩니다.
- 클록 에지가 발생하지 않으면 D 값이 Q로 전달되지 않고, 이전 상태를 그대로 유지합니다.
- Set 신호가 있을 경우 Q 값이 1로 설정되고, Reset 신호가 있을 경우 Q 값이 0으로 초기화됩니다.
* Flip Flop & Latch
- F/F과 Latch는 모두 1bit를 저장 할 수 있는 레지스터인 공통점이 있습니다.
차이점으로는 F/F은 Clk의 Edge에 반응하는 Edge Senstive인 반면에 Latch는 Level Sensitive입니다
(Enable신호가 있는 Latch가 있기때문에 Clk의 유무로 차이점을 구분하기에는 불명확한 부분이 있습니다)
- Latch는 호가 활성화되는 동안 입력을 계속해서 출력으로 전달합니다. 클록이 하이 레벨이 유지되는 동안 입력이 바로 출력에 반영되므로, 타이밍 제어가 까다롭습니다.
이러한 이유로 현업에서는 F/F을 많이 사용하고 있습니다.
TIP : D Flip/Flop Gate Count == 10Gates
* https://commons.wikimedia.org/wiki/File:D-Type_Flip-flop_Diagram.svg
* https://ecstudiosystems.com/discover/textbooks/basic-electronics/flip-flops/d-flip-flop/
'Verilog HDL > Basics' 카테고리의 다른 글
| 06. Combination Logic (0) | 2024.10.06 |
|---|---|
| 05. D Flip-Flop & Reset(실습) (0) | 2024.10.06 |
| 03. Values & Reset (0) | 2024.10.06 |
| 02. Testbench & DUT(Design under test) (0) | 2024.10.06 |
| 01. Clock 생성하기 (0) | 2024.10.06 |